Le Test Final du circuit est l’ultime étape de vérification des paramètres et des fonctionnalités de votre ASIC. Il assure l’intégrité de la puce pendant la phase d’encapsulation et autorise le test en température. Ce dernier contrôle s’inscrit pleinement dans la stratégie complète de tests définie pour chaque produit, en assurant in-fine un taux de couverture global. Comme au niveau wafer, le test final est prescrit par l’équipe de design lors de sa conception et déployé par le département ingénierie de test, sur diverses plateformes.

Le suivi Qualité de production est consolidé par les équipes Produits et Assurance Qualité d’ID MOS. Le contrôle des indicateurs de fabrication est suivi en temps réel avec chaque sous-traitant au lot par lot. L’intégralité de la fabrication est organisée selon un système de carte de contrôle, dont les seuils d’alertes automatiques sont révisés chaque trimestre. L’amélioration continue est menée à chaque étape par un Responsable produit local qui suit les tendances des indicateurs, instruit les problématiques de lots marginaux et réalise les procès-verbaux libératoires, sous le contrôle des équipes ID MOS.

Dans de nombreux domaines d’application, notamment l’automobile, l’avionique et le médical, la qualification des circuits est requise avant tout lancement en production. En nous appuyant sur les standards AECQ10, JEDEC ou ESCC9000, nous réalisons les files d’essais adaptées à vos produits. Nos moyens d’essais répondent à la demande en pré-conditionnement, en test sous environnements stressants (TC, HAST, ESD, EOS) et en vieillissement accéléré (burn-in, ELFR, HTOL). Les déviations et les défaillances sont enregistrées et analysées avec le support actif du laboratoire d’expertise de SERMA Technologies, dans une démarche de minimisation du taux de défauts en fabrication.

Lors de la fabrication de la puce, la fonderie assure la maitrise de ses paramètres de procédé notamment en réalisant des mesures paramétriques libératoires sur chaque wafer livré. En aval, nous réalisons un test paramétrique et fonctionnel complet afin de garantir unitairement au produit ses performances. Réalisé au niveau wafer (EWS), ce test est multi-site et autorise les enregistrements paramétriques et l’application de méthodes d’analyse et de tri statistique (part average testing) dans une démarche globale d’atteinte du zéro défaut.

Le test sous pointe des puces est l’aboutissement de notre stratégie de conception ASIC « design for testability » intégrant dans chaque circuit des dispositifs dédiés au test in-situ (BIST) ou des architectures dédiées à la vérification par le testeur des performances du produit. À cette étape de la fabrication, on pourra réaliser des calibrations et des personnalisations individuelles du produit.

Tous nos sous-traitants sont certifiés ISO 9001, ISO 14001 et ISO/TS 16949 pour les plus stratégiques. ID MOS réalise des audits réguliers des systèmes qualité et des lignes de fabrication de ses circuits afin de maitriser au mieux le respect des règles et minimiser les risques produit. Des plans d’action d’amélioration continue sont en mis place à chaque étape de la production afin de gagner en productivité et en niveau de qualité.